接收/发送系统规格：

系统采用6U 标准的CPCI 架构，包括如下几个部分：

1．2通道 8bit  1.5GSPS 采集模块。

2．10通道 14bit  125MSPS ADC模块。

3．8通道14bit  10MSPS ADC模块。

4．2通道 14bit  1GSPS  DAC模块。

5．10通道 14bit  125MSPS DAC模块。

6．FPGA采用 2块 Xilinx  XC6VLX315T FPGA。

7．每块FPGA部署 2GB 64位宽 DDR3 存储器，总共4GB 板载内存。

8．扩展TI 320C6455 DSP，分别具有独立的DDR2外存储器和flash 芯片。

9．采用PLX9056接口芯片，支持66MHz  32bit PCI总线。

10．6个485接口，IO方向可控制。

11．标准6U CPCI板卡，3槽宽度   

系统实现框图如下：

采集模块 

1. 2通道高速采集。SMA输入，单端50欧姆，AC耦合，输入幅度2Vpp，1000MHz带宽。信号由SMA接口输入，经过变压器藕合变成差分信号；滤波器为可配置：直通、低 通或带通，5阶贝塞尔或巴特沃兹。ADC所有输出数据和随路时钟均连接到FPGA。采集时钟通过高性能时钟发生器产生，采集频率可在10MHz-1500MHz范围内编程。

2. 高速采集芯片采用TI公司的ADC08D1520芯片，支持双通道1.5GSPS采样。  

  ADC性能指标：采样频率1.5GHz，Fin频率： 373MHz，幅度Vin=FSR -0.5dB 

3． 10通道采集采用14bit 125Msps，8通道采集采用14bit 10Msps，均为直流藕合，50欧姆输入阻抗，高密度接插件 

14bit 125Msps ADC采用Linear公司的LTM9012芯片。该芯片集成4通道14bit 125Msps ADC 

8通道采集采用linear 公司LTM9006 芯片。单个模块集成8通道14bit  25Msps ADC，本系统工作在10Msps采样率上  

4． 2通道高速DAC。SMA输出，单端50欧姆，AC耦合，输出幅度1Vpp，1000MHz带宽。  

高速DAC采用TI公司的DAC5681芯片，16bit 1Gsps 采样率。

5. 10通道DAC采用14bit 100Msps，均为直流藕合，50欧姆输出阻抗，高密度接插件

该DAC采用TI的DAC290414bit 125Msps 芯片 

6． DSP同FPGA采用EMIF总线连接。  

 DSP芯片为TI的TMS320C6455，有如下性能：

• 工作频率为1.2GHz；

• 计算能力9600MIPS；

• 32bit位宽 256MB DDR2 内存，数据频率533MHz；

• 64MB 程序FLASH

• 通过高速同步EMIF总线同FPGA连接。 

7. FPGA模块：采用两块XILINX 的XC6VLX315T FPGA并联，ADC通道和DAC通道分别由单独的FPGA控制，  

每块FPGA具有独自的DDR3存储单元，外接64bit 位宽 2GB DDR3芯片，数据频率1066MHz，提供64Gbps的数据读写带宽。

FPGA间采用96对高速LVDS互联。每块FPGA均有独立的配置FLASH。   

8. 模拟输入输出：   

 模拟输入输出均采用SMA接口，总共占用3个6U槽位：

1号槽位：高速ADDA，4 SMA；485接口 

2号槽位：18个SMA，中速和低速ADC接口

3号槽位：10个SMA，中速DAC接口  

 低速、中速模拟接口采用内部高密度接插件和射频电缆连接。

应用：

 算法仿真与验证、无软无线电等 

 了解更多详情，可以拨打热线咨询400-000-4026